PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-128535

(43) Date of publication of application: 09.07.1985

(51)Int.CI. G06F 9/46


(21)Application number: 58-237419 (71)Applicant: NEC CORP


(22)Date of filing: 16.12.1983 (72)Inventor: KUSANO YUKO

(54) INTERRUPTION PROCESSING UNIT

(57)Abstract:

PURPOSE: To obtain a return address after execution of interruption processing by using an address generating means of a program counter and a program memory so as to generate a start address of interrupted processing. CONSTITUTION: When an interruption is given at the execution of instruction at 4A(H) during a group of processing using 40(H) as a start address, the content of a program counter 10 is outputted to a bus 22 by using an address output signal 30 to address the program memory, while the content is fed also to AND circuits 40W47 by an interruption reception signal 32. The content of a mask register 11 is fed to the ANd circuits 40W47 by using the interruption reception signal 32 at the same time. The AND circuits 40W47 AND the signals and the result 40(H) is stored in a stack register 12. A return instruction is executed at 1F(H) at the end of interruption. The interruption end signal 33 enters the stack register 12 and the content 40(H) of the register 12 is set to the program counter 10.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

60日本国特許庁(JP)

①特許出願公開

母公開特許公報(A)

昭60-128535

@Int,Cl,4

識別記号

庁内整理番号

❷公開 昭和60年(1985)7月9日

G 06 F 9/46

H-7361-5B

審査請求 未請求 発明の数 1 (全3頁)

69発明の名称

割り込み処理装置

顧 昭58-237419 创特

國 昭58(1983)12月16日 ❷出

伊雅 明者

子

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

日本電気株式会社 願 人 包出 弁理士 内 原 00代 理 人

1. 発明の名称 割り込み処理装置

2. 特許請求の範囲

割り込み処理を行なりことのできるデータ処理 装置において、プログラム・カウンタの内容を停 飾するための情報を帯えておく第1手段と、ブロ グラム・カウンタの内容と前記第1手段に蓄えて ある情報とからプログラム・メモリのアドレスを 生成する第2手段とを有し、割り込み処理を受け 付けた時化前記第1手段と第2手段とを用いると とにより割り込み処理実行後の戻り番地として割 り込まれた処理の開始後地を生成することを特徴 とする割り込み処理表賦。

3. 発明の詳細な似明

本発明は情報処理装置に関し、とくにその割り 込み処理機構に関する。

一般に、剃り込み処理を行なりととのできる情 報処理装蔵では、割り込みを受け付けると、割り 込み処理ルーナンの最初で割り込み処理後の戻り 番地並びにフラグ、レジスタの内容をスタックし ておくよりになっている。との際、従来の情報処 趣袋籠は、網り込みを受け付けると、当該割り込 みを受け付けた時点でのプログラム・カウンタの 内容を促り寄地とし、フラグ内容ととも化スタッ ク・エリアに退棄する処理を実行するハードウェ ナを有し、その他のレジスタの値の退避は、ソフ トウェアを用いて行なっているものが多い。

しかしながら、退避すべきレジスタの数が多く、 かつ割り込まれた処理(現在実行中の処理)は使 先度が低く。比較的簡単で短いものであるのに対 して、耐り込み処理は優先度が高く急を要するよ りな場合には、前記制り込まれた処理において使 用されている多くのレジスタの内容を退趎するた めに非常に長い時間を要し、とれが割り込み処理 を迅速に行なりととを困難にしていた。さらに、 多くのレジスタの内容を退避するため。相当数の

1 75.30.21

特開昭 GO-128535 (2)

エリアが必要であった。

本税明の目的は割り込み処理の改良を目的とし、その機成を制り込み処理を行なうととのできるの内容を軽縮において、プログラム・カウンタの内容を軽縮するための情報を割えてかく第1手段と、プログラム・カウンタの内容と削配第1手段とでする情報とから、プログラム・制りとを受け付けた時に、前記部1手段と類2手段とを用いるとにより、例り込み処理を受けてより、例り込み処理を更り着地として、割り込まれた処理の開始番地を生めでは、本発明の一次循例について、図面を用いて脱明する。

第1図は、プログラム製行中化、割り込みがかかった時の処理の流れを示す図、第2図は、本発 朝の一製施偶を示す図である。

本実施例では、プログラム・メモリの大きさを 256パイトとし、したがってプログラム・メモ リを指すアドレス幅を8ビットとする。

力を前記スタック・レジスタ12につなぐAND 回路である。

本実施例の動作を、第1図、第2図を用いて脱 脚する。

今、40円を開始アドレスとする一まとまりの 処理をしているものとする。との時のプログラム・ カウンダ10の動作は次のようになる。命令実行 にともない、現在のブログラム・カウンタ10の 内容をアドレス出力信号30亿よりパス22亿出 カレ、プログラム・メモリをアドレッシングする。 との時、出力するアドレスは、次に実行する命令 をさすものである。通常、命令が分岐命令でなけ れば、アドレス入力信号31により前記パメ22 に出力した内容をインクリメントした値がパス 21を通してプログラム・カウンソ10に取り込 まれる。以下、同様にプログラム・カウンタ10 の内容は更新され、40円からの一まとまりの処 環が進んでいく。ととで、4AHにある命令を実 行している時に割り込みがかかり、これを受け付 けたとする。このときのプログラム・カウンタ 10 # 1 図に於いて、20日, 40日, 4人日, 60日, 03日, 1 F日は、プログラム・メモリのアドレスである。本実施例では、一まとまりの処理の開始アドレスを、アドレスの下位5ビット*0*となるところにわりつけてある。また、割り込み処理の開始アドレスを03日、終了アドレスを1 F日とし、1 F日には、リターン命令が入っているものとする。

第2図に於いて、10はプログラム・カウンタ、11はマスク・レシスタ、12はスタック・レンスタで、本実施例では、それぞれ16ビットである。前配マスク・レジスタ11にはマスク・バターンとしてB0間が入っている。同図に於いて、20、21、22は前記プログラム・カウンタ11につながるパス、30、31はそれぞれ前記プログラム・カウンタ11に対するアドレス出力信号及びアドレス入力債号、82は割り込み受けけけの分のです。40~48は入力を前記プログラム・カウンタ11と前記マスク・レジスタ11とからのそれぞれのビットとし、出

の内容 4 B 時は、アドレス出力信号 3 O によりバ メ22に出力されプログラム・メモリをアドレッ シングするが、一方、割り込み受け付け信号32 によりAND回路40~47にも送られる。同時 に割り込み受け付け信号3.2により、マスク・レ ジスタ11の内容もAND回路40~47K送ら れる。本実施例においては、マスク・レジスタ 11 の内容は、E 0 时である。AND 回路 4 0~47 では、前記プログラム・カウンタ10の内容 4B(A) と、前記マスク・レジスタ11の内容B0時との 論理和をとり、結果40円をスタック・レジスタ 12 に格納する。割り込みを受け付けると、ブロ グラム・カウンダ10には、アドレス入力信号 31 により、割り込み開始アドレスが、パス21を通 して取り込まれる。本実施例では、割り込み開始 アドレスを03円としている。プログラム・カウ ンタ10化、朝り込み開始アドレスが取り込まれ ると、次のアドレス出力から直ちに割り込み処理 が開始される。との際、割り込み処理の最初の部 分で内部レジスタの値の退避は行なわず。すぐに

100

特階昭60-128535 (3)

目的の割り込み処理を実行する。以下、割り込み 処理中のプログラム・カウンタ10の動作は、前 記、通常の 合と同様である。

割り込み処理終了に誤しては、本実施例の場合、1 FGでリターン命令を実行する。リターン命令 実行にともない割り込み終了信号33がスタック レジスタ12に入る。スタック・レジスタ12は、 前記スタック・レジスタ12に取り込まれた内容 40回をブログラム・カウンタ10に、パス20 を通して転送する。プログラム・カウンタ10の 内容は40回となり、割り込み処理終了後は、再 び40回より処理を開始する。

以上説明したように、本発明は、割り込みを受け付けた時のプログラム・カウンタの内容を修飾して、割り込みを受け付けた時に実行していた一まとまりの処理の開始アドレスを生成しスタックする機構を持つことにより、割り込み処理終了、割り込まれた処理を載初から実行しなおすため、割り込み処理開始時に、弱り込まれた処理で用いていたレジスタの内容を退避する必要がなくなり、

本来の割り込み処理を迅速に開始するととができ、かつレジスタの内容を迅速するためのエリアを節
約できるという効果を持つ。なお、割り込まれた
処理は優先度が低くかつ短時間で実行できるもの
であるため、最初からやり頂しても登程ブログラ
ム実行時間が長くなるものではない。また、
の割り込み処理がとのような処理に対してのみ
り込まれるように、実行中の処理名(アドレスで
も町)をレジスタにセットしておき、割り込みで
かけてよい。

4. 図面の簡単な説明


第1図は、ブログラム実行中に割り込みがかかった時の処理の流れを示す図、第2図は、本発明の一実施例を示す回路図である。

10……プログラム・カウンタ、11……マス クºレジスタ、12……スタック・レジスタ、20, 21, 22……パス、30……アドレス出力債号、 31……アドレス入力信号、32……割り込み受


时付け信号、33……割り込み終了信号、40~47……AND回路。

代租人 弁理士 内 原





第1図



第2図

(54) INFORMATION PROCESSING D

(11) 60-128534 (A)

(43) 9.7.1985 (19) JP

(21) Appl. No. 58-237408


(22) 16.12.1983

(71) NIPPON DENKI K.K. (72) YOSHITOSHI YAKABE(1)

(51) Int. Cl. G06F9/46,G06F13/24

PURPOSE: To allow plural processing programs on time division basis under management programs without disturbing the system operation by adding a mask information supervisory circuit to a storage circuit.

CONSTITUTION: A supervisory circuit 6 supervises a mask information signal 8 outputted from a central processing unit 1 during program processing and when a mask is set, a set signal 9 is outputted to the storage circuit 7. The storage circuit 7 stores that the mask is set and outputs a non-maskable interruption signal 10 to the central central processing unit at that time. The makes processing corresponding to the mask stored in the storage circuit 7. For example, when the interruption mask is set in the processing program, the execution of an internal interruption instruction or the execution of an interruption mask set is conducted.



3: storage device, 4: input/output device, 5: time management circuit

(54) INTERRUPTION PROCESSING UNIT

(11) 60-128535 (A)

(43) 9.7.1985 (19) JP

(21) Appl. No. 58-237419


(22) 16.12.1983


(71) NIPPON DENKI K.K. (72) YUUKO KUSANO

(51) Int. Cl4. G06F9/46

PURPOSE: To obtain a return address after execution of interruption processing by using an address generating means of a program counter and a program memory so as to generate a start address of interrupted processing.

CONSTITUTION: When an interruption is given at the execution of instruction at 4A(H) during a group of processing using 40(H) as a start address, the content of a program counter 10 is outputted to a bus 22 by using an address output signal 30 to address the program memory, while the content is fed also to AND circuits 40~47 by an interruption reception signal 32. The content of a mask register 11 is fed to the ANd circuits 40~47 by using the interruption reception signal 32 at the same time. The AND circuits 40~47 AND the signals and the result 40(H) is stored in a stack register 12. A return instruction is executed at 1F(H) at the end of interruption. The interruption end signal 33 enters the stack register 12 and the content 40(H) of the register 12 is set to the program counter 10.





a: program memory, b: interruption processing

(54) JOB EXECUTION CONTROL SYSTEM

(11) 60-128536 (A)

(43) 9.7.1985 (19) JP

(21) Appl. No. 58-237571

(22) 16.12.1983

(71) FUJITSU K.K. (72) JIYUN OONISHI

(51) Int. Cl⁴. G06F9/46

PURPOSE: To attain ease of system operation and management by providing a control means executing plural jobs with multiplex and priority to attain execution of job only at the designated time zone thereby inhibiting the execution for other jobs.

CONSTITUTION: When an input job train 8 is applied to a data processing system, a job execution control section 2 identifies a job statement to register a date and an execution time zone to an execution time designation table 4. An execution time zone management section 3 refers to a real time zone designation table 4 at each prescribed time based on a clock device 5, extracts a job where a prescribed time after the present time includes the inhibiting time zone and informs it to a job control section 2. The job execution control section 2 eliminates the execution inhibiting job from the input job train 8. A job priority control section 6 discriminates the priority of each job of the input job train and set it to decide a queue.

